50元可提现的手机棋牌|主从JK触发器主从J K触发器的逻辑图及逻辑符号如

 新闻资讯     |      2019-10-05 20:44
50元可提现的手机棋牌|

  实验目的 熟悉ISE91开发环境 掌握工程的生成方法。实验准备 将RS232串口线一端与计算机连接好另一端与板卡的J11相连接。然后添加引脚约束。生成ICON核与VIO核核的生成过程同4位加法器里的生成过程一样。VIO核的生成中 异步输入端口宽度为3 异步输出端口数为1。启动计算机后将XUPV2Pro板的电源开关SW11打开到ON上。熟悉SEEDXDTK XUPV2 Pro实验环境。图8 164 ChipScope进行调试这里仍然使用核生成法 所用到的核有ICON核和VIO核。双击“User Constraints”下的“Assign Package Pins” 由于采用ChipScope进行调试 因此引脚约束只需要添加时钟引脚的约束就可以了 如图8 16所示。

  实验内容 用VerilogHDL语言设计D触发器、JK触发器和J K触发器转换的D触发器 进行功能仿真验证。D触发器设计2功能仿真 在sources窗口sources for中选择Behavioral Simulation 由Test Bench WaveForm添加激励源 如图8 14所示 14然后在processes窗口中单击“Simulaterbehavioralmodel”开始仿线 添加引脚约束 首先对生成的工程进行综合。使用ChipScopePro生成ILA ICON核 在线观测调试。观察XUPV2Pro板上的 5V的电源指示灯是否均亮若有不亮的 请断开电源 检查电源。其线 K触发器转换的D触发器JK触发器转换的D触发器的线图8 13 根据表83可写出J 13为JK触发器转换的D触发器的逻辑图。器件族类型 Device Family 选择“Virtex2P”器件型号 Device 选“XC2VP30 ff896 7”综合工具 Synthesis Tool 选“XST VHDL Verilog ”仿真器 Simulator 选“ISE Simulator” 设计输入 在源代码窗口中单击右键 在弹出的菜单中选择“New Source” 在弹出的对话框中选择“VerilogMoudle” 在右端的“File name”中输入源文件名dtrigger 下面各步单击“Next”按钮 然后在弹出的源代码编辑框内输入D触发器的源代码并保存即可。了解触发器的VerilogHDL语言实现。实验步骤1 创建工程及设计输入 project目录下 新建名为dtrigger的新工程。添加ICON核与VIO核到工程单击“file” “open” 在dtrigger所在位置找到icon xst example v和vio xst example v文件并打开 将两部分的模块声明加到源代码中endmodule后面 然后分别将icon xst example v和vio xst example v示例中例化模块所用到的代码加到dtrigger v相应的位置并进行修改 最后得到的代码参见教程。主从JK触发器主从J K触发器的逻辑图及逻辑符号如图8 12所示 其状态转换是在时钟脉冲下降沿完成的。ICON核的生成中 文件路径指向dtrigger所在位置 器件类型为Virtex2p 控制端口数为1 语言为Verilog 综合工具为XilinxXST。其线 K触发器转换的D触发器JK触发器转换的D触发器的线DJK主从JK触发器主从J K触发器的逻辑图及逻辑符号如图8 12所示 其状态转换是在时钟脉冲下降沿完成的。